Функциональные цифровые узлы комбинационного типа

Интегральные логические элементы являются основой для построения цифровых устройств, которые выполняют уже более сложные операции и относятся к классу комбинационных устройств. Основные из них: двоичные сумматоры; дешифраторы и шифраторы; мультиплексоры и демультиплексоры; цифровые компараторы; преобразователи кодов и др.

Сумматоры

Построение двоичных сумматоров обычно начинается с сумматора по модулю 2. Ниже приведена таблица истинности этого сумматора.

X

У

Ош

0

0

0

0

1

1

1

0

1

1

1

0

В соответствии с принципами построения произвольной таблицы истинности получим схему сумматора по модулю 2. Эта схема приведена на рис. 3.18.

ХУ ХУ

Принципиальная схема, реализующая таблицу истинности сумматора по модулю 2

Рис. 3.18. Принципиальная схема, реализующая таблицу истинности сумматора по модулю 2

Сумматор по модулю 2 (схема исключающего «ИЛИ») изображается на схемах следующим образом:

Сумматор по модулю 2 выполняет суммирование без учета переноса. В обычном двоичном сумматоре требуется учитывать перенос, поэтому требуются схемы, позволяющие формировать перенос в следующий двоичный разряд. Таблица истинности такой схемы, называемой полусумматором, приведена ниже.

А

В

У

РО

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

В соответствии с принципами построения произвольной таблицы истинности получим схему полусумматора. Эта схема приведена на рис. 3.19.

А В А В

Б

РО

Рис. 3.19. Принципиальная схема, реализующая таблицу

истинности полусумматора

Условно-графическое изображение полусумматора на схемах приведено на рис. 3.20.

А

НБ

в

РО

Рис. 3.20. Условно-графическое изображение полусумматора

Схема полусумматора формирует перенос в следующий разряд, но не может учитывать перенос из предыдущего разряда, поэтому она и называется полусумматором. Таблица истинности полного двоичного одноразрядного сумматора приведена ниже.

Р1

л

в

5

РО

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

В соответствии с принципами построения схемы по произвольной таблице истинности получим схему полного двоичного одноразрядного сумматора. Эта схема приведена на рис. 3.21.

Принципиальная схема, реализующая таблицу истинности полного двоичного одноразрядного сумматора

Рис. 3.21. Принципиальная схема, реализующая таблицу истинности полного двоичного одноразрядного сумматора

Полный двоичный одноразрядный сумматор изображается на схемах, как показано на рис. 3.22.

р

5/И

5

А

В

РО

Рис. 3.22. Условно-графическое изображение полного двоичного

одноразрядного сумматора

Для того чтобы получить многоразрядный сумматор, необходимо соединить входы и выходы переносов соответствующих двоичных разрядов. Схема соединения приведена на рис. 3.23.

Р-

РІ

5/И

5

до-

А

во-

В

РО

50

а

1_

РІ

5/И

5

Д1 •

д

61 ?

6

РО

РІ

5/И

б

п

Д2

В2

Б

ь

А

В

РО

дз

63

РІ

5/И

С

А

О

РО

и

53

РО

Рис. 3.23. Принципиальная схема многоразрядного двоичного сумматора

Полный двоичный многоразрядный сумматор изображается на схемах, как показано на рис. 3.24.

Естественно, в этой схеме рассматриваются только принципы работы двоичных сумматоров. В реальных схемах для увеличения скорости работы применяется отдельная схема формирования переносов для каждого двоичного разряда. Таблицу истинности для такой схемы легко получить из принципов суммирования двоичных чисел, а затем применить хорошо известные нам принципы построения схемы по произвольной таблице истинности.

РІ

до

Д1

А2

ДЗ

5ЛЛ

  • 50
  • 52

53

ВО

61

62

63

РО

Рис. 3.24. Изображение полного двоичного многоразрядного сумматора

Цифровые компараторы

Компаратор — устройство сравнения кодов чисел. В общем случае компаратор параллельных кодов двух т-разрядных двоичных чисел представляет собой комбинационную схему с входами и тремя выходами («равно», «больше», «меньше»). При поступлении на входы кодов двух сравниваемых чисел сигнал логической единицы появляется только на одном из выходов. В некоторых случаях компаратор может иметь менее трех выходов.

Одноразрядный компаратор имеет два входа, на которые одновременно поступают одноразрядные двоичные числа х, и х2, и три выхода (=, >, <).

Из таблицы истинности логические уравнения компаратора при сравнении х, сх2 получаются в виде: [1]

X,

*2

У=

ук

0

0

1

0

0

0

1

0

0

1

1

0

0

1

0

1

1

1

0

0

&

Одноразрядный компаратор двоичных чисел

Рис. 3.25. Одноразрядный компаратор двоичных чисел

дов, так как уже на этом этапе, если хФх, задача может быть решена однозначно и сравнения следующих за старшими разрядов не потребуется.

Мультиплексоры и демультиплексоры

Мультиплексорами называются устройства, которые позволяют подключать несколько входов к одному выходу Демультиплексорами называются устройства, которые позволяют подключать один вход к нескольким выходам. В простейшем случае такую коммутацию можно осуществить при помощи ключей (рис. 3.26).

УА

УВ

УС

Рис. 3.26. Коммутатор (мультиплексор), собранный на ключах

В цифровых схемах требуется управлять ключами при помощи логических уровней. То есть нужно подобрать устройство, которое могло бы выполнять функции электронного ключа с электронным управлением цифровым сигналом.

Рассмотрим таблицу истинности логического элемента «И-НЕ»:

Y

X

Out

0

0

1

0

1

1

1

0

1

1

1

0

Теперь один из входов элемента будем рассматривать как информационный вход электронного ключа, а другой вход — как управляющий. По таблице истинности отчетливо видно, что, пока на управляющий вход Yподан логический ноль, сигнал со входа X на выход Out не проходит. При подаче на управляющий вход Yлогической единицы сигнал, поступающий на вход X, поступает на выход Out. То есть логический элемент «И» можно использовать в качестве электронного ключа. При этом неважно, какой из входов элемента «И» будет использоваться в качестве управляющего входа, а какой — в качестве информационного. Остается только объединить выходы элеметов «И» на один выход. Это делается при помощи элемента «ИЛИ». Такая схема коммутатора приведена на рис. 3.27.

&

1

&

&

л-1& 1

с

УА I

I

Рис. 3.27. Схема мультиплексора на логических элементах

В этой схеме можно одновременно включать несколько входов на один выход. Однако обычно это приводит к непредсказуемым последствиям. Кроме того, для управления требуется много входов, поэтому в состав мультиплексора включают дешифратор. Это позволяет управлять переключением входов микросхемы на выход при помощи двоичных кодов (рис. 3.28).

Мультиплексор изображается на принципиальных схемах, как показано на рис. 3.29.

Задача передачи сигнала с одного входа микросхемы на один из нескольких выходов называется демультиплексированием. Демультиплексор можно построить на основе точно таких же схем логиче-

хо

М5

X'1

Х2

У

ХЗ

до

Д1

Информационные

входы

ОиГ

Рис. 3.28. Принципиальная схема мультиплексора, управляемого двоичным кодом

Рис. 3.29. Условно-графическое обозначение мультиплексора

ского «И», существенным отличием от мультиплексора является возможность объединения нескольких входов в один без дополнительных схем. Для выбора конкретного выхода демультиплексора, как и в мультиплексоре, используется двоичный дешифратор. Схема демультиплексора приведена на рис. 3.30.

1

Принципиальная схема демультиплексора, управляемого двоичным кодом

Рис. 3.30. Принципиальная схема демультиплексора, управляемого двоичным кодом

Декодеры

Декодеры (дешифраторы) позволяют преобразовывать одни виды двоичных кодов в другие. Преобразование производится по правилам, описанным в таблицах истинности, поэтому построение дешифраторов не представляет трудностей. Для построения дешифратора можно воспользоваться правилами построения схемы для произвольной таблицы истинности.

Рассмотрим пример построения декодера из двоичного кода в десятичный. Таблица истинности такого декодера имеет следующий вид.

Входы

Выходы

8

4

2

1

0

1

2

3

4

5

6

7

8

9

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

1

0

1

0

0

0

0

0

0

0

0

0

0

1

0

0

0

1

0

0

0

0

0

0

0

0

0

1

1

0

0

0

1

0

0

0

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

1

0

1

0

0

0

0

0

1

0

0

0

0

0

1

1

0

0

0

0

0

0

0

1

0

0

0

0

1

1

1

0

0

0

0

0

0

0

1

0

0

1

0

0

0

0

0

0

0

0

0

0

0

1

0

1

0

0

1

0

0

0

0

0

0

0

0

0

1

В соответствии с принципами построения произвольной таблицы истинности получим схему декодера. Эта схема приведена на рис. 3.31.

Точно так же можно получить схему для любого другого декодера или дешифратора.

Шинные формирователи

Мультиплексоры предназначены для объединения нескольких выходов в тех случаях, когда заранее известно, сколько выходов нужно объединять. Однако часто это неизвестно. Более того, часто количество объединяемых микросхем изменяется в процессе эксплуатации устройств. Наиболее яркий пример — компьютеры, в которых в процессе эксплуатации изменяется объем оперативной памяти, количество портов ввода-вывода, количество дисководов. В таких случаях невозможно для объединения нескольких выходов воспользоваться логическим элементом «ИЛИ».

Принципиальная схема двоично-десятичного декодера

Рис. 3.31. Принципиальная схема двоично-десятичного декодера

Для объединения нескольких выходов на один вход в случае, когда заранее не известно, сколько микросхем нужно объединять, используется два способа:

  • • монтажное «ИЛИ»;
  • • шинные формирователи.

Исторически первой схемой объединения выходов были схемы с открытым коллектором (монтажное «ИЛИ»), Схема монтажного «ИЛИ» приведена на рис. 3.32.

Такое объединение микросхем называется шиной и позволяет объединять до 10 микросхем на один провод. Естественно, для того чтобы микросхемы не мешали друг другу, только одна из микросхем должна выдавать информацию на общий провод. Остальные микросхемы в этот момент времени должны быть отключены от шины (т.е. выходной транзистор должен быть закрыт). Это обеспечивается внешней микросхемой управления, не показанной на данном рисунке.

Схема монтажного «ИЛИ»

Рис. 3.32. Схема монтажного «ИЛИ»

На принципиальных схемах такие элементы обозначаются, как показано на рис. 3.33.

А

1 ф

В

Рис. 3.33. Условно-графическое обозначение микросхемы с открытым коллектором на выходе

Недостатком приведенной схемы объединения нескольких микросхем на один провод является низкая скорость передачи информации, обусловленная затягиванием переднего фронта. Это явление связано с различным сопротивлением заряда и разряда паразитной емкости шины. Заряд паразитной емкости происходит через сопротивления /?1 и Я2, которые много больше сопротивления открытого транзистора. Величину этого сопротивления невозможно сделать менее некоторого предела, определяемого напряжением низкого уровня, который определяется, в свою очередь, допустимым током потребления всей схемы в целом. Временная диаграмма напряжения на шине с общим коллектором приведена на рис. 3.34.

Временные диаграммы напряжения на входе и выходе

Рис. 3.34. Временные диаграммы напряжения на входе и выходе

микросхемы с открытым коллектором

Естественным решением этой проблемы было бы включение транзистора в верхнее плечо схемы, но при этом возникает проблема сквозных токов, из-за которой невозможно соединять выходы цифровых микросхем непосредственно. Причина возникновения сквозных токов поясняется на рис. 3.35.

Путь протекания сквозного тока при непосредственном соединении выходов цифровых микросхем

Рис. 3.35. Путь протекания сквозного тока при непосредственном соединении выходов цифровых микросхем

Эта проблема исчезает, если появляется возможность закрывать транзисторы как в верхнем, так и в нижнем плече выходного каскада. Если в микросхеме закрыты оба транзистора, то такое состояние выхода микросхемы называется третьим состоянием или Z-cocтoяниeм выхода микросхемы. Такая возможность появляется в специализированных микросхемах с третьим состоянием на выходе микросхемы. Принципиальная схема выходного каскада микросхемы с тремя состояниями на выходе микросхемы приведена на рис. 3.36.

На принципиальных схемах такие элементы обозначаются, как показано на рис. 3.37.

Принципиальная схема выходного каскада микросхемы

Рис. 3.36. Принципиальная схема выходного каскада микросхемы

с тремя состояниями на выходе

А

1 ?

В

Рис. 3.37. Условно-графическое обозначение микросхемы

с тремя состояниями на выходе

Часто в микросхеме, содержащей элементы с тремя состояниями выходного каскада, объединяют управляющие сигналы всех элементов в один провод. Такие микросхемы называют шинными формирователями и изображают на схемах, как показано на рис. 3.38.

Условно-графическое обозначение шинного формирователя

Рис. 3.38. Условно-графическое обозначение шинного формирователя

  • [1] > = х{х2; ук = х,х2. Реализация такого компаратора в базисе «И-НЕ» приводит к следующей схеме (рис. 3.25). Многоразрядные компараторы обычно выполняют на базе одноразрядных. При этом используется принцип последовательного сравнения разрядов многоразрядных чисел, начиная с их старших разря-
 
< Пред   СОДЕРЖАНИЕ     След >