Разработка аппаратуры для организации защищенного канала обмена информацией на основе ГОСТ 28147-89

Рассмотрим реализацию алгоритма шифрования ГОСТ 28147-89 с использованием языков описания аппаратуры VHDL и Verilog. Такой подход допустим при условии использования только одного из языков в каждом из файлов исходного кода проекта. В качестве системы автоматизированного проектирования выбрана система ISE Design Suite 14.4 (Xilinx).

Цикл проектирования цифровых устройств на базе ПЛИС в САПР ISE Design Suite 14.4 состоит из следующих этапов:

  • 1. Создание принципиальной схемы проектируемого устройства в схемотехническом редакторе (.FPGA Editor) или описание данного устройства на языке VHDL или Verilog.
  • 2. Предварительное функциональное {Behavioral Simulation) или временное моделирование для выявления ошибок и проверки работоспособности проектируемого проекта или отдельных его частей.
  • 3. Привязка выводов проекта к входам-выходам кристалла, выбор выходных уровней, критичных цепей {Constraints Editor) и т. д.
  • 4. Запуск автоматизированного размещения проекта в кристалле и анализ генерируемых отчетов для выявления предупреждений и ошибок {Implement Disign), а при отсутствии таковых - переход к следующему этапу.
  • 5. Верификация проекта, т. е. окончательное временное моделирование {Post-Fit Simulation) после размещения проекта в кристалле при всех реальных задержках распространения сигналов внутри микросхемы ПЛИС.
  • 6. Конфигурирование кристалла ПЛИС с помощью битового потока {iMPACT 14.4/).

В качестве отладочного средства при разработке устройства обмена данными использовалась отладочная плата SK-iMX53-XC6SLX, основанная на процессоре FreeScale iMX536 {ARM Cortex-A8 до 800 МГц) с широким набором периферии и высокоскоростных интерфейсов, встроенных 3D сопроцессоров и модулем арифметики с плавающей точкой. Плата имеет встроенные часы реального времени с интерфейсом /2С, встроенные приемопередатчики CAN и RS-232 и 74 линии ввода-вывода, к которым могут быть подключены как модули расширения производства Starterkit, так и модули, разработанные пользователем. В качестве ПЛИС используется микросхема Xilinx Spartan-1 XC6SLX25T. Напряжение питания отладочной платы - 5 В (1-2 А).

На рис. 2.9 приведена структурная схема устройства защищенной передачи данных. Для защиты канала передачи данных необходимо как минимум два подобных устройства, одно из которых связано с передатчиком и выполняет шифрование передаваемых данных, второе устройство связано с приемником и предназначено для дешифрования полученных данных. При этом данные устройства аналогичны и взаимозаменяемы.

Структурная схема устройства обеспечения защищенной передачи данных

Рис. 2.9. Структурная схема устройства обеспечения защищенной передачи данных

Рассмотрим предлагаемую структуру устройства (рис. 2.9). В состав устройства (1.1) входят следующие компоненты: проводные интерфейсы USB (1.2, 1.10); преобразователь интерфейсов USB/SP1 (1.3); криптографический блок на базе ПЛИС (1.4); радиоинтерфейс IEEE 802.11 (1.5) со встроенной радиоантенной (1.7); энергонезависимая память (1.8); программатор энергонезависимой памяти (1.9); аккумуляторная батарея (1.11), источник электропитания (1.12); переключатель режимов работы (1.13), генератор тактовых импульсов (1.14). Также возможно подсоединение внешней радиоантенны (1.6).

В качестве преобразователя интерфейсов USB/SP1 используется микросхема FT221X (FTDI Chip). Взаимодействие с внешними устройствами (1.15) осуществляется посредством проводного интерфейса USB. Для обеспечения взаимодействия с устройствами по беспроводным каналам связи используется модуль WizFillO (WIZnet Со.) со встроенной антенной, также возможно подключение внешней антенны через разъем U.FL. Модуль WizFi220 поддерживает стандарты беспроводной передачи данных IEEE 802.11 blglh, протоколы безопасности WEP и WPA/WPA2. Взаимодействие между модулем и внешними устройствами может осуществляться посредством интерфейсов UART, SPI и I2С.

В качестве ключевого запоминающего устройства используется микросхема электрически стираемого перепрограммируемого постоянного запоминающего устройства 24LC02B (Microchip) емкостью 2048 бит, что позволяет хранить восемь секретных ключей по 256 бит каждый. Взаимодействие между ключевым запоминающим устройством и внешними устройствами осуществляется посредством интерфейса /2С. Взаимодействие программатора энергонезависимой памяти с автоматизированным рабочим местом специалиста по информационной безопасности (1.16) осуществляется посредством проводного интерфейса USB (1.10). В качестве генератора тактовых импульсов используется широкополосный автогенератор DS10S9L (Maxim).

В состав источника электропитания (1.12) входят пять понижающих преобразователей напряжения и один повышающий преобразователь напряжения, в качестве повышающего преобразователя напряжения используется преобразователь МАХ1676 (Maxim), в качестве понижающих преобразователей напряжения используются преобразователи напряжения LM3674 (Texas Instruments). Понижающие преобразователи напряжения используются для обеспечения питания

  • • ПЛИС напряжением 1,2; 2,5 и 3,3 В;
  • • конфигурационного постоянного запоминающего устройства, необходимого для функционирования ПЛИС;
  • • радиоинтерфейса и генератора тактовых импульсов.

Повышающий преобразователь напряжения используется для обеспечения питания энергонезависимой памяти. Питание преобразователя интерфейсов осуществляется через цепи питания и общего провода разъема USB.

В качестве аккумуляторных батарей (1.11) используются два литий- ионных аккумулятора форм-фактора 18650 емкостью по 3200 мА-ч, для управления процессом заряжания аккумуляторных батарей используется контроллер заряда 6^24002 (Texas Instruments). Процесс заряда аккумуляторных батарей производится через цепи питания и общего провода разъема USB. Заряда двух аккумуляторных батарей достаточно для 8 часов непрерывной работы при максимально возможном энергопотреблении.

Рассмотрим структуру криптографического блока и назначение модулей, входящих в его состав (рис. 2.10).

Криптографический блок состоит из процессора (2.1) криптографического сопроцессора (2.2), первого приемопередатчика SPI (2.3), второго приемопередатчика SPI (2.4). В состав криптографического сопроцессора входит ядро шифрования данных (2.5) и ядро дешифрования данных (2.6).

Структурная схема криптографического блока

Рис. 2.10. Структурная схема криптографического блока

Основной задачей первого приемопередатчика SPI является прием пакетов открытых данных от внешних устройств и передача пакетов открытых данных внешним устройствам, при этом непосредственным приемником и передатчиком данных является преобразователь интерфейсов USB/SPI с которым, в свою очередь, взаимодействуют мобильные устройства, подключенные посредством проводного USB интерфейса. Также первый приемопередатчик SPI обеспечивает управление процессом передачи и приемом данных.

Задачей второго приемопередатчика SPI является прием пакетов закрытых данных от внешних устройств и передача пакетов закрытых данных внешним устройствам, при этом непосредственным приемником и передатчиком данных является радиоинтерфейс IEEE 802.11 на базе модуля WizFi220 с которым, в свою очередь, взаимодействуют мобильные устройства посредством беспроводного канала связи стандарта IEEE 802.11. Также второй приемопередатчик SPI обеспечивает управление процессом передачи и приема данных.

На рис. 2.11 представлена структурная схема ядра шифрования данных, при этом структуры ядра шифрования и дешифрования данных аналогичны. Ядра шифрования и дешифрования данных предназначены соответственно для осуществления процедур шифрования и дешифрования последовательностей двоичных данных в соответствии с алгоритмом шифрования стандарта ГОСТ 28147-89. Ядра включают блоки выполнения криптографических преобразований в режимах простой замены (4.1), гаммирования (4.2) и гаммирования с обратной связью (4.3). В состав ядер также входят мультиплексоры (4.5, 4.6) и демультиплексоры (4.4, 4.7), предназначенные для коммутации внутренних каналов передачи данных в зависимости от выбранного режима работы криптографического сопроцессора.

Структурная схема ядра шифрования данных

Рис. 2.11. Структурная схема ядра шифрования данных

В табл. 2.7 представлены некоторые параметры реализации шифро- алгоритма ГОСТ 28147-89 на базе ПЛИС. В данном случае представлены параметры реализации 32-х раундов шифрования данных в режиме простой замены.

Выбор режима шифрования/дешифрования данных осуществляется с помощью переключателя режимов работы. Переключатель режимов работы представляет собой ШР-переюночатель на три контактные группы, размещаемый на поверхности печатной платы устройства. С помощью переключателя режимов работы выполняется переключение криптографического сопроцессора, входящего в состав криптографического блока, на иные режимы. Первая контактная группа соответствует режиму простой замены, вторая - режиму гаммирования, третья - режиму гаммирования с обратной связью.

Таблица 2.7

Параметры реализации алгоритма криптографического преобразования ГОСТ 28147-89 на базе ПЛИС

Семейство

ПЛИС

Модель

ПЛИС

Логических ячеек

Задержка,

нс

Потребляемая

мощность

Частота,

МГц

Пропускная способность, Мб/с

Artix-1

ХС7Л200

3808

131,0860

0,0730

7,6286

61,0286

Spartan-6

XC6SLX25

3808

161,3270

0,0290

6,1986

49,5887

Основными функциями процессора являются:

  • • обеспечение считывания информации из энергонезависимой памяти, что включает в себя также адресацию памяти и управление процессом чтения информации;
  • • обеспечение взаимодействия с первым и вторым универсальными асинхронным приемопередатчиком UART что включает в себя прием данных, передачу данных, управление процессом приема данных, управление процессом передачи данных;
  • • обеспечение взаимодействия с криптографическим сопроцессором, что включает в себя передачу и прием как открытых, так и закрытых данных, управление процессами приема и передачи как открытых, так и закрытых данных, передача криптографическому процессору секретных ключей, предварительно считанных из энергонезависимой памяти.

В процессе разработки криптографического блока сформулирована методика проектирования устройств на базе ПЛИС с интеграцией основных этапов проектирования в единый цикл. Традиционной методике проектирования цифровых систем на базе ПЛИС [45] присущи определенные недостатки, среди которых следует отметить:

  • • невозможность оперативной оценки аппаратных затрат, необходимых для реализации проектируемого устройства;
  • • сложность моделирования при попытке создания математической модели системного окружения проектируемого устройства с учетом всех возможных помех;
  • • длительность и трудоемкость процесса преобразования математического описания проектируемого устройства в //DL-описание;
  • • необходимость создания HDL-tqctob для проверки созданных HDL-описаний, при этом возникает задача доказательства адекватности тестов на HDL тестам, использовавшимся на этапе математического моделирования.

Исходя из перечисленных недостатков традиционной методики проектирования, актуальной становится задача ее модернизации. Предлагаемый подход позволяет преодолеть указанные недостатки за счет использования при математическом моделировании данных, полученных из устройства на базе ПЛИС, работающего в реальной схеме. Основная идея предлагаемой методики проектирования состоит в интеграции основных этапов проектирования (математическое моделирование, аппаратная реализация, отладка в составе системы) в единый итерационный цикл проектирования на основе включения в цикл проектирования дополнительных этапов и автоматизации процесса передачи формализованных описаний проектируемого устройства и данных, получаемых при моделировании, а также системной интеграции между этапами проектирования.

Важнейшим моментом является автоматизация перехода от формального описания в виде математической модели к формальному описанию на языке описания аппаратуры. Существует ряд средств, позволяющих осуществить переход от описания математической модели на языке высокого уровня к формальному описанию на языке описания аппаратуры, наиболее известные из которых представлены в табл. 2.8.

При работе в среде MATLAB!Simulink доступны такие средства, как Xilinx System Generator, Altera DSP Builder и Simulink HDL Coder. Два первых средства предназначены для работы с продукцией одноименных фирм и работают во взаимодействии с системами автоматизированного проектирования Xilinx ISE и Altera Quartus соответственно. Третье средство разработано компанией MathWorks и входит в поставку пакета MATLAB. К преимуществам двух первых можно отнести оптимизацию кода под конкретные семейства микросхем и наличие ряда готовых компонентов (IP-компонентов). Преимуществом HDL Coder является универсальность, так как данное средство не привязано к конкретным типам микросхем или САПР.

Рассмотрим основные этапы предлагаемой методики проектирования устройств на базе ПЛИС.

На первом этапе осуществляется формализация технического задания по построению системы в целом и устройства на базе ПЛИС в частности и разработка структурной схемы, как для системы, так и для устройства.

На втором этапе в пакете математического моделирования MATLAB /Simulink разрабатывается линеаризованная математическая модель системы с использованием формата чисел с плавающей запятой, выполняется моделирование и отладка разработанной модели. В ходе разработки математической модели представляется целесообразным верхний уровень описания выполнять на структурном уровне в рамках графического редактора пакета Simulink, а для описания отдельных блоков использовать встроенные возможности по программированию на языках М и С, а также использовать готовые параметризируемые библиотечные модули из библиотеки Simulink. Поскольку линеаризованная модель предназначена для высокоуровневой отладки алгоритма в составе моделируемой системы и оценки максимально возможной эффективности разрабатываемого алгоритма (устройства, системы), то для представления данных обычно используется формат с плавающей запятой.

Обзор основных средств, преобразующих описание на языке высокого уровня в описание на языке описания аппаратуры

Таблица 2.8

Название

Разработчик

Официальный сайт

Год

разработки

Входные

языки

Выходные

языки

Catapult

Calypto

http: //calypto. c om/еп/ pro ducts/catapult/overview

2004

С, C++

RTL

Vivado

Design

Suite

Xilinx

http://www.xilinx.com/pr

oducts/design-

tools/vivado/index.htm

2012

С, C++, MATLAB/ Simulink

VHDL,

Verilog

Impulse

CoDeve-

loper

Impulse Accelerated Technologies

http://www.impulseaccel

erated.com/products.htm

2008

С, Impulse С

VHDL, Verilog

Altium

Designer

Altium

http://www.altium.eom/e п/products/altium- designer

2008

С

VHDL, Verilog

Mitron

SDK

Mitronics

http://www.mitrionics.co

m/index627f.html?page=

developers

2005

Mitrion-C

VHDL

MATLAB

HDL

Coder

Math Works

http ://www.mathworks.c om/products/hdl-coder/

2007

MATLAB, Simulink, Stateflow

VHDL, Verilog

C-to-

Verilog

Nadav Ro- tem (.Haifa University)

http://www.c-to-

verilog.com/

2009

С

Verilog

CoolKit

СП6ГУ

http://oops.math.spbu.ru/

projects/coolkit

2008

HaSCol

VHDL

На третьем этапе осуществляется преобразование алгоритма, реализованного в формате с плавающей запятой, в формат с представлением чисел с фиксированной запятой и оптимизация разрядностей с точки зрения минимизации аппаратных затрат. Для контроля корректности преобразования математической модели проводится моделирование системы в том же окружении, при этом система с арифметикой с плавающей запятой принимается за эталонный образец.

На четвертом этапе осуществляется замена блоков проектируемого устройства на библиотечные компоненты, ориентированные на дальнейшую реализацию в аппаратуре. При использовании пакетов Altera DSP Builder и Xilinx System Generator необходимо заменить стандартные блоки пакета Simulink на аналогичные из состава пакетов аппаратной разработки. При использовании пакета HDL Coder никаких дополнительных действий не требуется, так как данный пакет базируется на стандартном наборе блоков среды Simulink. На данном этапе также проводится моделирование и сравнение с эталонной моделью.

На пятом этапе осуществляется аппаратно-программное моделирование разрабатываемого устройства. Для реализации пятого этапа используются системы автоматизированного проектирования программируемой логики, такие как пакет Quartus II компании Altera или пакет ISE компании Xilinx и специализированные платы с целевой ПЛИС и набором необходимых средств периферии.

На шестом этапе выполняются отладка и анализ параметров устройства на базе ПЛИС в реальном системном окружении. В общем случае для тестирования требуется программируемый генератор сигналов произвольной формы, средства анализа сигналов, такие как анализатор спектра, логический анализатор, цифровые осциллографы и средства внутрисхемной отладки ПЛИС (Signal Tap Logic Analyzer - Altera Chip Scope Pro - Xilinx). По окончании шестого этапа процесс проектирования устройства на базе ПЛИС можно считать завершенным.

Преимуществами предлагаемой методики проектирования устройств на базе программируемых логических интегральных схем являются минимизация влияния человеческого фактора при переходе от математической модели устройства к аппаратной реализации, непрерывность процесса проектирования устройства, получение в процессе проектирования отлаженной математической модели, которая является прототипом для создаваемого устройства и может быть использована не только в процессе проектирования, но и для дальнейшей оптимизации алгоритма работы устройства на основе данных, полученных из реального системного окружения проектируемого устройства.

Отладка и тестирование устройства для формирования канала защищенной передачи информации проводилась с использованием отладочного комплекса, включающего в себя серийный комплект разработчика

SK-iMX53-XC6SLX и четыре отладочных модуля, представляющих собой ключевые узлы устройства (рис. 2.12). В состав отладочного комплекса входят: модуль преобразователя интерфейсов USB-SPI; модуль радиоинтерфейса IEEE 802.11, в состав которой входит модуль WizFi 220 со встроенной антенной; модуль, включающий в себя энергонезависимую память и программатор энергонезависимой памяти; модуль питания, включающий в себя аккумуляторную батарею и источник электропитания.

Структурная схема отладочного комплекса

Рис. 2.12. Структурная схема отладочного комплекса

Модуль преобразователя интерфейсов USB-SPI предназначен для обеспечения взаимодействия между криптографическим блоком, реализованным на базе ПЛИС, и внешними устройствами, играющими роль источников или приемников открытых данных. При этом модуль осуществляет прием открытого сообщения данных, сформированное внешним устройством по стандарту USB, принятое открытое сообщение нормируется в соответствии со стандартом SPI. В качестве микросхемы преобразователя интерфейсов USB-SPI используется микросхема FT221X (производитель FTDI Chip, корпус SSOP-28). Краткая техническая характеристика преобразователя интерфейсов представлена в табл. 2.9.

Внешний вид печатной платы модуля преобразователя интерфейсов USB-SPI представлен на рис. 2.13. В состав модуля входят следующие компоненты: разъем USB (1), предназначенный для подключения внешних устройств; штыревой разъем (2), предназначенный для выбора напряжения высокого уровня выходного сигнала посредством установки джамперов в одно из двух возможных положений (положение 1-2 - 3,3 В, положение 2-3 - 5 В); выключатель (3) предназначенный для сброса преобразователя интерфейсов USB-SPI в случае некорректного функционирования; микросхема преобразователя интерфейсов USB-SPI FT22XX (4); штыревой разъем (5), предназначенный для подключения модуля преобразователя интерфейсов USB-SPI к серийному комплекту разработчика посредством гибкого шлейфа.

Таблица 2.9

Краткая техническая характеристика преобразователя интерфейсов USB-SPI FT221X

Параметр

Значение

Поддерживаемый стандарт USB

USB 2.0

Буфер передатчика

512 байт

Буфер приемника

512 байт

Скорость передачи данных

1 Мбайт/с

Напряжение высокого уровня выходных сигналов

2,97...5 В

Напряжение низкого уровня выходных сигналов

0..Д4В

Напряжение питания

2,97...5,5 В

Ток потребления

8,1...13,1 мА

Тип корпуса

SSOP (20 выводов)

Температура окружающей среды

-65...150 °С

Монтаж выполнен на двусторонней печатной плате. Размеры сторон печатной платы составляют 80x75 мм и соответствуют ГОСТ Р 53429-2009. Толщина жесткого основания составляет 0,36 мм (материал FR4), толщина фольги верхнего и нижнего слоев составляет 35 мкм. При выполнении размещения компонентов и трассировки печатной платы были приняты следующие правила проектирования:

  • • расстояние между полигоном и переходным отверстием - 0,254 мм;
  • • расстояние между посадочными площадками - 0,127 мм;
  • • расстояние между посадочной площадкой и переходным отверстием - 0,1 мм;
  • • расстояние между всем остальными элементами - 0,127 мм;
  • • ширина трасс цепей питания и общего провода: минимальная - 0,254 мм, рекомендуемая - 0,35 мм, максимальная - 0,5 мм;
  • • ширина трасс всех остальных цепей - 0,127 мм;
  • • способ трассировки: либо с преобладанием горизонтальных связей, либо с преобладанием вертикальных связей (в зависимости от конкретного модуля);
  • • диаметр переходных отверстий: минимальный - 0,6 мм, рекомендуемый - 0,6 мм, максимальный - 0,9 мм;
  • • расстояние между компонентами по горизонтали - 0,2 мм.
Внешний вид печатной платы модуля преобразователя интерфейсов USB-SPI

Рис. 2.13. Внешний вид печатной платы модуля преобразователя интерфейсов USB-SPI

Принципиальная схема модуля, размещение элементов и трассировка печатной платы выполнены в системе автоматизированного проектирования Altium Designer 10. Спецификация модуля преобразователя интерфейсов USB-SPI представлена в табл. 2.10.

Модуль радиоинтерфейса IEEE 802.11 предназначен для обеспечения взаимодействия между криптографическим блоком, реализованным на базе ПЛИС, и внешними устройствами, играющими роль источников или приемников закрытых данных. В качестве модуля радиоинтерфейса используется модуль WizFi 220 (производитель WIZnet Со., рис. 2.14) со встроенной антенной, также возможно подключение внешней антенны через разъем стандарта U.FL. Краткая техническая характеристика модуля радиоинтерфейса представлена в табл. 2.11.

Модуль радиоинтерфейса осуществляет прием закрытых сообщений данных, сформированных вторым устройством, входящим в систему защиты передачи данных, или передачу закрытых сообщений данных, сформированных криптографическим блоком. При этом приемником является второе устройство защиты передачи данных, входящее в систему защиты передачи. Прием и передача данных осуществляются в соответствии со стандартом IEEE 802.11 (Wi-Fi), взаимодействие с криптографическим блоком осуществляется в соответствии со стандартом SPI.

Таблица 2.10

Спецификация модуля преобразователя интерфейсов USB-SPI

Поз.

обозначение

Наименование

Количество

С1-С2, С4

Конденсатор Epcos XIR - 100 нФ ±20 %

3

СЗ

Конденсатор Epcos 541121 - 4,7 мкФ ±20 %

1

DDI

Микросхема FTDIFT22 Х

1

SAI

Переключатель Conn fly DS 1040

1

Х

Разъем USBA-XJ

1

XI

Разъем PLD-40, 40 контактов, двухрядный

1

хз

Разъем PLS-03, 3 контакта, однорядный

1

RX-R2

Резистор Vishay D 1/С50Г0603 - 27 Ом ±5 %, 0,1 Вт

2

R3

Резистор Vishay D 1/С5С1Г0603 - 4,7 кОм ±5 %, 0,1 Вт

1

R4

Резистор Vishay DMCRCW0603 - 10 кОм ±5 %, 0,1 Вт

1

Ы

Фильтр ЭМИ Laird MI0805K400R-10

1

Таблица 2.11

Краткая техническая характеристика модуля радиоинтерфейса WizFiHO

Параметр

Значение

Поддерживаемый протокол передачи данных

ШЕЕШМЫя/п

Поддерживаемые скорости передачи данных

1,2, 5,5, 11 Мбит/с

Поддерживаемые сетевые протоколы

UDP, TCP/IP (IPv4), DHCP, ARP, DNS, HTTP/HTTPS

Поддерживаемые протоколы безопасности

WEP, WPA/WPA2-PSK, EAP- FAST, EAP-TLS, EAP-TTLS, PEAP

Рабочая частота

2,4...2,497 ГГц

Интерфейсы ввода-вывода

UART, ~SPI, Yc,WAKE, ALARM, GPIO

Напряжение высокого уровня входных сигналов

2,64...3,3 В

Напряжение низкого уровня входных сигналов

-0,3...0,825 В

Напряжение питания

3,3 В

Ток потребления в режиме покоя

35...50 мкА

Ток потребления в режиме приема

125...130 мА

Ток потребления в режиме передачи

250...260 мА

Габаритные размеры корпуса

32x23,5x3 мм

Температура окружающей среды

-40. ..85 °С

Внешний вид печатной платы модуля радиоинтерфейса IEEE 802.11 представлен на рис. 2.14. В состав модуля входят следующие основные компоненты: разъем USB (1), предназначенный для подключения персонального компьютера при выполнении настройки и перепрограммирования модуля радиоинтерфейса; выключатель (2) предназначенный для сброса встроенного преобразователя интерфейсов USB-UART в случае некорректного функционирования; штыревой разъем (3), предназначенный для подключения модуля радиоинтерфейса к модулю питания; светодиоды (4), предназначенные для контроля за функционированием встроенного преобразователя интерфейсов USB-UART (передача данных, прием данных, питание преобразователя интерфейсов); светодиоды (5), предназначенные для индикации режимов работы модуля WizFi 220 (индикатор подключения к Access Point, индикатор состояния Serial-to-Wi-Fi, индикатор Serial Data Rx); встроенный преобразователь интерфейсов USB-UART FTDI FT232RL (6), предназначенный для обеспечения взаимодействия модуля радиоинтерфейса с персональным компьютером посредством интерфейса USB при выполнении настройки и перепрограммирования модуля радиоинтерфейса; модуль радиоинтерфейса WizFi220 (7); тактовая кнопка (8), предназначенная для вывода модуля радиоинтерфейса из спящего режима; тактовая кнопка (9), предназначенная для сброса модуля радиоинтерфейса в случае некорректного функционирования; тактовая кнопка (10), предназначенная для приведения настроек модуля радиоинтерфейса к заводской конфигурации; светодиод (11), предназначенный для индикации состояния питания модуля радиоинтерфейса WizFi220; штыревой разъем (12), предназначенный для подключения модуля радиоинтерфейса IEEE 802.11 к серийному комплекту разработчика посредством гибкого шлейфа; штыревой разъем (13), предназначенный для переключения режимов работы модуля радиоинтерфейсов WizFi220 посредством установки джамперов в одно из двух возможных положений (положение 1-2 - Run Mode, 2-3 - Programm Mode); штыревой разъем (14), предназначенный для переключения режимов работы модуля радиоинтерфейсов WizFi220 посредством установки джамперов в одно из двух возможных положений (положение 1-2 - Data Mode, 2-3 - Command Mode).

Спецификация модуля радиоинтерфейса IEEE 802.11 приведена в табл. 2.12.

Монтаж выполнен на двухсторонней печатной плате. Размеры сторон печатной платы составляют 75x100 мм и соответствуют ГОСТ Р 53429-2009. Толщина жесткого основания составляет 0,36 мм (материалы FR4), толщина фольги верхнего и нижнего слоев составляет 35 мкм. При размещении компонентов и трассировке печатной платы соблюдались ранее определенные для платы модуля преобразователя интерфейсов USB-SPI правила проектирования.

Модуль ключевого запоминающего устройства, включает в себя энергонезависимую память и программатор энергонезависимой памяти. В качестве ключевого запоминающего устройства используется микросхема электрически стираемого перепрограммируемого постоянного запоминающего устройства (ЭСППЗУ) 24LC02 (производитель Microchip, корпус SOP-8L) емкостью 2048 бит, что позволяет хранить восемь секретных ключей по 256 бит каждый.

Внешний вид печатной платы модуля радиоинтерфейса IEEE 802.11

Рис. 2.14. Внешний вид печатной платы модуля радиоинтерфейса IEEE 802.11

Вторая микросхема ЭСППЗУ 24LC02 предназначена для хранения содержимого таблиц замены алгоритма криптографического преобразования ГОСТ 28147-89. Взаимодействие между ключевым запоминающим устройством и внешними устройствами осуществляется посредством интерфейса /2С. Взаимодействие программатора энергонезависимой памяти с персональным компьютером осуществляется посредством преобразователя интерфейсов

USB-UART, при этом модуль ключевого запоминающего устройства подключается к персональному компьютеру посредством интерфейса USB.

Таблица 2.12

Спецификация модуля радиоинтерфейса IEEE 802.11

Поз.

Наименование

Коли

обозначение

чество

VDX-VD1

Диод Kingbright КА-3022

7

ZQ1

Кварцевый резонатор Geyer КХ-К- 12 МГц

1

С1-С2, С4

Конденсатор EpcosXIR - 100 нФ ±20 %

3

СЗ

Конденсатор Epcos 541121 - 4,7 мкФ ±20 %

1

С5-С6

Конденсатор Epcos COG - 27 нФ ±20 %

2

DA 1

Микросхема WizNet WizFi 210

1

DDI

Микросхема FTDIFT232RL

1

SAX

Переключатель Connfly DS X 040

1

SBX-SB3

Кнопка ТЕ FSM4GH

3

XX

Разъем PLD-40, 40 контактов, двухрядный

1

XI

Разъем PLS-02, 2 контакта, однорядный

1

ХЗ-Х4

Разъем PLS-03, 3 контакта, однорядный

2

Х5

Разъем USBA-XJ

1

R 1-53,55

Резистор Vishay DX X/CRCW0603 - 4,7 кОм ±5 %, 0,1 Вт

4

R4

Резистор Vishay DX X/CRCW0603 - 10 кОм ±5 %, 0,1 Вт

1

R6-RX2

Резистор Vishay DX X/CRCW0603 - 270 Ом ±5 %, 0,1 Вт

7

LX

Фильтр ЭМИ Laird М/080554005-10

1

Краткая техническая характеристика модуля микросхемы ЭСППЗУ 24LC02 представлена в табл. 2.13.

Техническая характеристика ЭСППЗУ 24ТС02

Таблица 2.13

Параметр

Значение

Емкость

2 кбит

Организация памяти

256x8

Интерфейс

fc

Тактовая частота

400 кГц

Напряжение питания

2,5...5,5 В

Ток потребления в режиме покоя

5 мкА

Ток потребления в режиме чтения

0,05... 1 мА

Ток потребления в режиме записи

0,1 ...3 мА

Тип корпуса

TSSOP (8 выводов)

Температура окружающей среды

-40... 125 °С

Внешний вид печатной платы модуля ключевого запоминающего устройства представлен на рис. 2.15. В состав модуля входят следующие компоненты: разъем USB (1) предназначенный для взаимодействия с персональным компьютером в процессе перепрограммирования микросхем ЭСППЗУ; штыревой разъем (2), предназначенный для подключения модуля ключевого запоминающего устройства к модулю питания; светодиоды (3), предназначенные для контроля за функционированием встроенного преобразователя интерфейсов USB-UART (передача данных, прием данных, питание преобразователя интерфейсов); встроенный преобразователь интерфейсов USB-UART FTDI FT232RL (4); выключатели (5, 6), предназначенные для перевода микросхем ЭСППЗУ в режим защиты от перезаписи; микросхемы ЭСППЗУ 24LC02 (7-8); выключатель (9) предназначенный для сброса встроенного преобразователя интерфейсов USB-UART в случае некорректного функционирования; штыревые разъемы (10-11), предназначенные для выбора режима работы криптографического блока посредством установки джамперов в одну из трех возможных комбинаций положений (01 - режим простой замены, 10 - режим гаммирования, 11 - режим гаммирования с обратной связью); штыревой разъем (12), предназначенный для подключения модуля ключевого запоминающего устройства к серийному комплекту разработчика посредством гибкого шлейфа.

Внешний вид печатной платы модуля ключевого запоминающего устройства

Рис. 2.15. Внешний вид печатной платы модуля ключевого запоминающего устройства

Спецификация модуля ключевого запоминающего устройства представлена в табл. 2.14.

Таблица 2.14

Спецификация модуля ключевого запоминающего устройства

Поз.

Наименование

Коли

обозначение

чество

VDX-VD2

Диод NXP BZV55

2

VD3-VD5

Диод Kingbright КА-3022

3

ZQI

Кварцевый резонатор GeyerKX-K- 12 МГц

1

С1-С2, С4

Конденсатор Epcos Х75 - 100 нФ ±20 %

3

СЗ

Конденсатор Epcos 541121 - 4,7 мкФ ±20 %

1

С5-С6

Конденсатор Epcos COG - 21 нФ ±20 %

2

DDX

Микросхема Microchip 2ALC02

2

DD2

Микросхема FTDIFT232RL

1

SA1-SA3

Переключатель Connfly DS 1040

3

XI

Разъем USBA-IJ

1

Х2

Разъем PLS-02, 2 контакта, однорядный

1

хз

Разъем PLD-40, 40 контактов, двухрядный

1

Х4-Х5

Разъем PLS-03, 3 контакта, однорядный

2

51,56,58

Резистор Vishay DMCRCW0603 - 10 кОм ±5 %, 0,1 Вт

3

52, 54

Резистор Vishay DMCRCW0603 - 270 Ом ±5 %, 0,1 Вт

2

53,55,57

Резистор Vishay DXICRCW0603 - 4,7 кОм ±5 %, 0,1 Вт

3

59,510,511

Резистор Vishay DXICRCW0603 - 270 Ом ±5 %, 0,1 Вт

3

11

Фильтр ЭМИ Laird М/0805Х4005-10

1

Монтаж выполнен на двухсторонней печатной плате. Размеры сторон печатной платы составляют 80x80 мм и соответствуют ГОСТ Р 53429-2009. Требования и параметры проектирования - те же, что и для ранее рассмотренных компонентов устройства.

Модуль питания предназначен для обеспечения электропитанием модулей ключевого запоминающего устройства и радиоинтерфейса IEEE 802.11. В состав модуля питания входят два повышающих преобразователя постоянного тока МАХХЫ5 (производитель Maxim, корпус UMAX10). Первый преобразователь предназначен для питания модуля ключевого запоминающего устройства (напряжение питания 3,3 В), второй преобразователь предназначен для питания модуля радиоинтерфейса IEEE 802.11 (напряжение питания 5 В). Входное напряжение преобразователей поступает от аккумуляторных батарей, в качестве которых используются два литий-ионных аккумулятора форм-фактора 18650 и емкостью по 3200 мА-ч. Для управления процессом заряда аккумуляторных батарей используется контроллер 5024002 (производитель Texas Instruments, корпус R-PDSO-G20). Процесс заряда аккумуляторных батарей производится через цепи питания и общего провода разъема USB, таким образом заряжать аккумуляторные батареи можно от персонального компьютера или ноутбука. Краткая техническая характеристика повышающего преобразователя МАХ1676 представлена в табл. 2.15, контроллера заряда 5024002 - в табл. 2.16.

Таблица 2.15

Краткая техническая характеристика повышающего преобразователя постоянного тока МАХ1616

Параметр

Значение

Входное напряжение

0,7...5,5 В

Выходное напряжение

2...5,5 В

Выходной ток

< 300 мА

Ток потребления

60 мкА

Ток потребления в режиме покоя

16 мкА

Максимальная скважность преобразования

94%

Тип корпуса

/иМАХ( 10 выводов)

Температура окружающей среды

-40...85 °С

Таблица 2.16

Краткая техническая характеристики контроллера заряда аккумуляторов #?24002

Параметр

Значение

Тип аккумуляторов

Li-Ion

Входное напряжение

4,5...10В

Выходное напряжение

4,158...4,242 В

Напряжение питания

4,5...10В

Ток потребления

1 мА

Ток потребления в режиме покоя

1 мкА

Тип корпуса

TSSOP (20 выводов)

Температура окружающей среды

-40... 125 °С

Внешний вид печатной платы модуля питания представлен на рис. 2.16. В состав модуля входят: разъем USB (1), предназначенный для обеспечения заряда аккумуляторных батарей через линии питания стандарта USB; контроллер заряда аккумуляторов BQ 24002 (2); светодиоды (3), предназначенные для контроля процесса функционирования контроллера заряда аккумуляторов; светодиод (4), предназначенный для индикации низкого уровня заряда аккумуляторных батарей; выводы (5), предназначенные для монтажа терморезистора Epcos 557М861, используемого для контроля температуры оболочки аккумуляторных батарей в процессе заряда; штыревой разъем (6), предназначенный для подключения аккумуляторных батарей; повышающие преобразователи постоянного тока МАХХ616 (7-8); штыревой разъем (9), предназначенный для подключения модуля питания к разъему питания модуля ключевого запоминающего устройства посредством гибкого шлейфа; штыревой разъем (10), предназначенный для подключения модуля питания к разъему питания модуля радиоинтерфейса IEEE 802.11 посредством гибкого шлейфа. Спецификация модуля питания представлена в табл. 2.17.

Внешний вид печатной платы модуля питания

Рис. 2.16. Внешний вид печатной платы модуля питания

Таблица 2.17

Спецификация модуля питания

Поз.

обозначение

Наименование

Количество

L,L2

Дроссель Bourns 5Ш-0805-220МГ - 22 мкГн

2

VD

Диод /Л 10M?040N

1

VD2-VD6

Диод Kingbright КА-3022

5

VD1

Диод 77 ГС-431

1

Cl, C4, Cl, C9

Конденсатор Vishay ТМЪ - 47 мкФ ±20 %

4

C2

Конденсатор Cpcos ?41121-10 мкФ ±20 %

1

C3, C5, C6, C8, CIO

Конденсатор Epcos X7R - 100 нФ ±20 %

5

Cll

Конденсатор Epcos XIR - 1 мкФ ±20 %

1

Cl 2

Конденсатор Epcos XIR - 220 нФ ±20 %

1

DA,DA3

Микросхема Maxim МАХХ616

2

DA2

Микросхема TIBQ24002

1

Окончание табл. 2.17

Поз.

обозначение

Наименование

Количество

Х1,ХЗ-Х4

Разъем PLS-02, 2 контакта, однорядный

3

XI

Разъем USBAAJ

1

RI

Резистор Vishay D 1/СДСЖ0603 - ОД Ом ±5 %, ОД Вт

1

R2, R8

Резистор Vishay D1/СДСЖ)603 - 200 Ом ±5 %, ОД Вт

2

R3,R

Резистор Vishay DMCRCW0603 - 470 кОм ±5 %, ОД Вт

2

R4,RU

Резистор Vishay D 1/СЯС1Р0603 - 340 кОм ±5 %, ОД Вт

2

R5,R12

Резистор Vishay D1 ICRCm603 - 100 кОм ±5 %, 0,1 Вт

2

R6,R4

Резистор Vishay DICRCW9603 - 270 Ом ±5 %, ОД Вт

2

Rl, R9,R3

Резистор Vishay DICRCW96№ - 470 Ом ±5 %, ОД Вт

3

R15

Резистор Vishay D1 ICRCm603 - 1Д кОм ±5 %, 0,1 Вт

1

R16

Резистор Vishay D MCRCW0603 - 1 кОм ±5 %, ОД Вт

1

Rll

Резистор Vishay D 1/СЛСЖ0603 - 5,6 кОм ±5 %, ОД Вт

1

RIS

Резистор Vishay D ICRCW0603 - 18,7 кОм ±5%, ОД Вт

1

R19

Резистор Fw/шу D11/СДСЖ0603 - 95,3 кОм ±5 %, ОД Вт

1

RK1

Резистор В57М861 - 10 кОм ± 5%, ОД Вт

1

Методика проектирования устройства обеспечения безопасной передачи данных

Рис. 2.17. Методика проектирования устройства обеспечения безопасной передачи данных

Монтаж выполнен на двухсторонней печатной плате. Размеры сторон печатной платы составляют 100x80 мм и соответствуют ГОСТ Р 53429-2009. Требования и параметры проектирования - те же, что и для ранее рассмотренных компонентов устройства.

Методика проектирования рассматриваемого устройства может быть обобщена и представлена в виде диаграммы IDEF3, приведенной на рис. 2.17. Для проведения моделирования устройства использована среда

Simulink, в которой устройство была представлено в виде трехканальной (три потока шифрования) системы массового обслуживания. Результаты моделирования (табл. 2.18) показывают, что устройство обеспечивает надежную обработку и передачу данных при использовании большинства распространенных беспроводных интерфейсов. Также возможно использование устройства совместно с интерфейсом USB 3.0 при использовании промежуточных накопителей для поступающих пакетов данных.

Таблица 2.18

Результаты моделирования устройства для обмена закрытой документальной информацией

Стандарт

Время работы СМО, мкс

Поступило

заявок

Обслужено

заявок

Не обслужено заявок

802.11#

100

56

56

0

802.11л

100

156

156

0

802.1 lac

100

1364

1362

2

Gigabit Ethernet

100

1040

1038

2

Fast Ethernet

100

104

104

0

USB 1.0

100

12

12

0

USB 2.0

100

498

497

1

USB 3.0

100

1915

1872

43

Методика проектирования и разработанное устройство, обеспечивающее безопасный обмен информацией по промышленным беспроводным сетям передачи данных могут быть использованы при разработке средств коммуникации интегрированных информационных систем, отличающихся сложностью процессов обмена информацией при одновременно высоких требованиях к конфиденциальности доступа к данным. Предлагаемый подход позволяет решить задачу организации защищенных каналов связи с использованием эффективного стандарта шифрования данных ГОСТ 28147-89, обеспечить защиту беспроводной передачи данных между любыми устройствами, поддерживающими интерфейсы USB и IEEE 802.11, что имеет особое значение при построении интегрированных информационных систем управления объектами энергетики и промышленного производства.

 
Посмотреть оригинал
< Пред   СОДЕРЖАНИЕ   ОРИГИНАЛ     След >